布局光互連　PCIe以Retimer架構銜接光學未來

隨著AI資料中心頻寬密度持續攀升，銅線通道的插損與距離限制成為高階平台的瓶頸。在日前於台北舉行的2026年PCI-SIG台灣開發者大會(DevCon Taiwan)上，PCI-SIG副總裁Richard Solomon更新PCIe 7.0與8.0規格進展，並介紹新增支援光學感知重定時器(Optical Aware Retimer)工程變更通知(Engineering Change Notice；ECN)，為PCIe生態系建立標準化光學延伸機制，推動傳輸架構邁向光電融合的新階段。

持續推進7.0/8.0規格藍圖

PCIe規格延續「每三年頻寬倍增」的節奏。PCIe 7.0已於2025年6月正式發布，原始位元速率達128GT/s，x16組態可提供512GB/s雙向頻寬。PCIe 8.0草案0.3亦已釋出，目標將速率提升至256GT/s，x16組態上看1TB/s雙向頻寬，預計2028年前完成正式版本。

自PCIe 6.0導入PAM4與Flit架構後，7.0與8.0延續相同Flit機制，避免再次衝擊協定層與軟硬體生態。儘管實體層(PHY)設計難度隨速率翻倍而大幅提升，但邏輯層維持穩定，使IP開發與控制器設計得以平滑演進。

然而，當速率推升至128GT/s，銅線傳輸距離受訊號衰減與通道損耗限制更加明顯，尤其在需要跨機架互連的AI叢集架構中，物理距離與散熱管理逐漸成為系統設計瓶頸。

PCI-SIG藍圖：PCIe規格延續I/O頻寬每3年成長一倍的節奏。

(來源：PCI-SIG)

Optical Aware Retimer：以「電-光-電」延伸PCIe

為了解決上述挑戰，PCI-SIG透過ECN形式導入Optical Aware Retimer架構。其核心概念為「電-光-電」傳輸模式：標準PCIe電氣訊號進入Retimer後轉換為光訊號傳輸，於遠端再還原為符合規範的電氣介面。對主機與終端裝置而言，兩端仍是標準PCIe PHY，光學鏈路則封裝於中間層。

Solomon形容這是一種完全「隨插即用」(Plug & Play)的傳輸方案。只要兩端電氣介面符合PCIe規範，中間採用何種光纖、調變方式或連接器技術，都不影響系統層級的互操作性。

面對光學領域標準繁多的現況，從單模、多模到各式調變與封裝技術，Solomon指出PCI-SIG選擇刻意「遠離這場混戰(buzz war)」。「我們不想去定義業者必須使用哪種光纖或連接器。」他強調，標準的重點在於確保電氣到電氣的完整系統行為。

特別是因應設計差異化的考量，Solomon表示，位於「電-光-電」架構兩端標準電氣介面之間的光學實現細節——即「Technology in the Middle」，這部分無需由PCI-SIG或標準強制規範，而是留給廠商更多空間，使其得以在延遲、功耗、成本與整合度上進行差異化設計與創新。

延伸光互連未來

在AI機架跨節點互連場景中，光纖在傳輸距離、布線密度與氣流管理上的優勢，使其成為下一代高階互連的重要選項。Optical Aware Retimer提供了更具彈性的介面機制——透過Retimer延伸銅線極限，而非直接定義完整光學物理層標準。

這項策略顯示PCI-SIG的優先順序在於「賦能」(enable)產業，先解決AI資料中心在距離與散熱上的迫切需求，同時維持既有PCIe協定與互通基礎。此外，隨著速率推升至64GT/s與128GT/s，合規測試門檻同步提高。PCI-SIG正調整其測試策略：較成熟速率世代逐步授權至認證第三方實驗室，高階速率仍由官方工作坊主導，並結合會員原型系統建立測試基準。PCIe 6.0正式合規測試預計於2026年全面展開。

DevCon Taiwan展區巡禮

PCI-SIG DevCon Taiwan 2026現場並齊集多家測試實驗室、開發商與相關測試業者進行方案展示：

百佳泰針對PCIe 6.0電氣訊號測試提供一鍵操作的AEMS自動化系統，以及專為線纜與連接器設計的ACMS自動化系統，可在數分鐘內快速完成測試。 iPasslabs是PCI-SIG授權的認證實驗室(ATL)，提供PCIe一致性相容驗證服務，現場並展示一系列支援PCIe 6.0的測試治具，涵蓋M.2、EDSFF (1C/2C)與OCP等主流規格。 SerialTek展示PCIe 6.0/CXL 3.x協議分析和測試系統，支援高達64GT/s傳輸速率、向下相容PCIe 1.0-5.0，並同步支援CXL與NVMe通訊協議。

Granite River Lab (GRL)展示PCIe 6.0 Rx校準與自動測試方案，整合Anritsu的BERT與Tektronix示波器，建構完整的PCIe 6.0測試環境。 Samtec展示以EYE-SPEED線纜技術為核心的解決方案，聚焦PAM4 112Gbps與224Gbps的高密度連接能力。現場搭配高階示波器進行即時訊號品質量測，驗證其線纜於極高頻寬仍能維持優異的訊號完整性。 Teledyne LeCroy展示其示波器與PCIe 6.0/CXL協定分析儀如何加速設計與驗證流程，並介紹PCIe 6.0 FLIT模式的錯誤注入技術，強化系統的錯誤處理機制。

The post 布局光互連　PCIe以Retimer架構銜接光學未來 appeared first on 電子工程專輯.